Huawei detalha chips Kirin 9050 com LogicFolding e densidade de transistores 53,5% maior

Huawei leva sua estratégia de chips tridimensionais aos celulares

A Huawei afirma que sua série Kirin 9050 levou o LogicFolding à produção em massa, aumentando a densidade de transistores em 53,5% ao organizar circuitos de computação em camadas conectadas. Em uma apresentação realizada em 13 de outubro de 2026, em seu centro de pesquisa Lianqiuhu, em Xangai, a empresa descreveu uma forma de aprimorar chips encurtando os trajetos percorridos pelos sinais elétricos em seu interior.

A Huawei informou um aumento de 23% no desempenho da CPU quando vários núcleos trabalham em conjunto, de 40% no desempenho de renderização gráfica e de 140% no poder de processamento de inteligência artificial, em comparação com a geração anterior. Segundo relatos, o Kirin 9050 Pro, de especificações superiores, chega a 238 milhões de transistores por milímetro quadrado.

Xu Songyu, responsável pela gestão de produtos de chips para terminais sem fio na divisão de semicondutores da Huawei, disse que a série contém mais de 50 milhões de pontos de ligação híbrida e mais de 5 milhões de interconexões de sinal efetivas. Essas conexões permitem que circuitos em diferentes camadas se comuniquem por trajetos verticais curtos, em vez de depender de percursos mais longos em uma superfície plana.

O desenvolvimento é importante porque restrições bloquearam o acesso da Huawei a alguns dos equipamentos mais avançados de fabricação de chips do mundo. A empresa busca avanços no layout dos circuitos, nas conexões e no projeto coordenado, enquanto continua enfrentando limitações na tecnologia de fabricação.

A empresa identificou o Mate 90 Pro Max como dispositivo de teste e o Mate 80 Pro Max como aparelho de comparação. Os números divulgados pela Huawei correspondem a medições próprias; os compradores ainda precisam de testes independentes para entender a duração da bateria, o desempenho em jogos prolongados e a capacidade de resposta da IA em aplicativos do dia a dia.

Como o LogicFolding encurta o trajeto

Um transistor é um minúsculo interruptor eletrônico. Bilhões desses interruptores formam os circuitos que executam softwares, geram gráficos e processam dados. A velocidade deles depende, em parte, da rapidez com que os sinais conseguem se deslocar entre um e outro.

O escalonamento tradicional reúne mais transistores em uma determinada área ao reduzir o tamanho dos componentes. Já o LogicFolding distribui circuitos por camadas ativas de silício e as conecta por meio de ligações verticais densas. Uma conexão que antes percorria uma grande distância horizontal pode seguir um trajeto mais curto entre as camadas.

A Huawei diz que o projeto amplia o layout de uma para duas camadas ativas. As medições divulgadas pela empresa indicam uma redução de 20% no comprimento dos caminhos de roteamento do núcleo e de até 70% em caminhos críticos de temporização. Esses caminhos críticos são trajetos cujos atrasos podem limitar a rapidez com que um circuito conclui seu trabalho.

Xu descreveu os chips como várias peças de silício sem encapsulamento, ou dies, projetadas em conjunto para formar um processador completo. O posicionamento dos circuitos e suas conexões é planejado em três dimensões desde o início, para que as camadas possam compartilhar o trabalho com eficiência.

Fios mais curtos podem reduzir a resistência e a carga elétrica indesejada, permitindo que os sinais cheguem mais rápido e consumindo menos energia. O empilhamento também concentra a atividade em uma área menor, o que torna a dissipação de calor uma tarefa central de engenharia.

O que significam os números de desempenho

Os ganhos divulgados pela Huawei abrangem três partes diferentes do processador. A CPU realiza tarefas gerais de computação, a GPU gera gráficos e a NPU foi projetada para cálculos de IA. Um aumento de 23% no desempenho da CPU corresponde a um resultado 1,23 vez maior que o nível anterior; um aumento de 140% no poder de processamento da NPU equivale a 2,4 vezes o nível anterior.

A empresa também informa uma economia substancial de energia. Em condições de desempenho comparável, suas medições apontam consumo de energia 66% menor na NPU, 58% menor na GPU e 41% menor nos núcleos da CPU. Em sua apresentação de outubro, a Huawei também informou uma melhora de 41% na eficiência energética dos núcleos grandes da CPU do Kirin 9050 Pro.

Eficiência energética mede o trabalho realizado para uma determinada quantidade de energia, enquanto consumo de energia mede a rapidez com que ela é usada. Cada uma das duas medidas exige condições de teste próprias. A Huawei também disse ter reduzido as tensões de operação e as frequências de clock para ajudar a controlar o calor.

As especificações divulgadas para o Kirin 9050 Pro incluem uma CPU de nove núcleos, um núcleo principal operando a 3,1 GHz, uma GPU Maleoon 920 e uma NPU Da Vinci. Para quem usa um celular, o valor prático dependerá do desempenho conjunto desses componentes durante uma partida longa, em um aplicativo exigente ou ao processar solicitações repetidas de IA.

Milhões de ligações conectam as camadas

A ligação híbrida une superfícies de silício por meio de contatos elétricos extremamente pequenos. A Huawei diz que o Kirin 9050 Pro usa um passo de ligação de 1,5 micrômetro, ou seja, a distância entre pontos de conexão vizinhos é de cerca de 1,5 milésimo de milímetro.

Os números de conexões exigem uma descrição cuidadosa. O detalhamento da Huawei informa mais de 50 milhões de pontos de ligação e mais de 5 milhões de conexões de sinal efetivas; outra descrição feita na apresentação de outubro chama mais de 50 milhões de conexões de canais de interconexão de alta velocidade. Segundo o detalhamento divulgado do encapsulamento, a parcela que transporta sinais ativos fica em torno de 10% a 15%. Por isso, é importante distinguir o total de conexões físicas daquelas usadas para sinais.

A fabricação dessas conexões exige alinhamento extremamente preciso, afinamento das pastilhas e polimento das superfícies. Pequenos vãos ou contatos de cobre desalinhados podem danificar as conexões. O rendimento de fabricação, isto é, a proporção de chips produzidos que funcionam corretamente, torna-se especialmente importante quando várias camadas ativas precisam operar em conjunto.

A Huawei não divulgou a fundição responsável pelo Kirin 9050 Pro, o nó de fabricação, o rendimento da produção nem as condições completas dos testes de desempenho. Esses detalhes ajudariam a avaliar o custo de fabricação dos chips e a repetibilidade dos ganhos informados.

Modelos de IA ocupam menos memória

A Huawei diz que a série Kirin 9050 consegue executar um modelo de IA com 30 bilhões de parâmetros usando 2,5 GB adicionais de memória. Parâmetros são valores numéricos aprendidos durante o treinamento que ajudam o modelo a produzir respostas.

O modelo usa uma arquitetura Mixture of Experts, geralmente abreviada como MoE. Ela distribui o trabalho entre partes especializadas do modelo e ativa partes selecionadas para cada tarefa. Isso pode reduzir o processamento necessário para cada resposta em comparação com a ativação do modelo inteiro.

A Huawei informa uma melhora de 25% no desempenho de carregamento do modelo e uma redução de 75% no uso de memória em comparação com a geração anterior. Nessa comparação, a nova exigência de memória equivale a um quarto do nível anterior. A empresa descreve os 2,5 GB como memória adicional utilizada, e não como a exigência total de memória do celular.

Executar um modelo de IA no celular permite que tarefas compatíveis sejam processadas localmente, sem enviar cada solicitação a um servidor remoto. Para os usuários, o tempo de carregamento e o uso de memória são tão importantes quanto o poder de processamento: o modelo precisa caber junto com o sistema operacional e outros aplicativos e responder rápido o suficiente para ser útil.

Do anúncio de maio às informações de outubro

A Huawei apresentou o princípio mais amplo por trás do LogicFolding em 25 de maio, durante o Simpósio Internacional IEEE de 2026 sobre Circuitos e Sistemas. He Tingbo, presidente da divisão de semicondutores da Huawei, apresentou o que a empresa chama de Lei de Escalonamento Tau.

O anúncio da Lei de Escalonamento Tau da empresa propôs o escalonamento temporal como princípio orientador para o desenvolvimento de semicondutores. A letra grega tau representa uma constante de tempo, uma medida relacionada à rapidez com que um circuito elétrico responde. A abordagem da Huawei busca reduzir atrasos desde dispositivos individuais até sistemas completos de computação.

A implementação avançou por várias etapas:

• 25 de maio de 2026: a Huawei apresentou a Lei de Escalonamento Tau e disse que os chips Kirin lançados no outono seriam os primeiros a usar o LogicFolding.
• 12 de setembro de 2026: começaram na China as vendas do Mate XT 2 Ultimate Design, que, segundo relatos, vem equipado com o Kirin 9050 Pro.
• 1º de outubro de 2026: a Huawei lançou a edição de colecionador do Mate 90 Pro Max com o Kirin 9050 Pro.
• 13 de outubro de 2026: a Huawei detalhou a arquitetura em Xangai e disse que seus chips Kirin de 2027 já estavam em fase de testes.

A Huawei afirma ter projetado e produzido em massa 381 chips sob a estrutura mais ampla Tau ao longo de seis anos. Xu disse que a exploração do próprio LogicFolding começou há quatro anos. A estrutura abrange vários tipos de otimização, enquanto o LogicFolding é a arquitetura específica de circuitos que agora chega aos produtos Kirin.

Uma alternativa às limitações de equipamentos, com custos

O trabalho da Huawei ocorre sob restrições que bloqueiam o acesso a máquinas avançadas de litografia ultravioleta extrema fabricadas pela empresa holandesa ASML. Essas máquinas ajudam fabricantes a criar componentes de circuito muito pequenos. A TSMC iniciou a produção em volume de chips com seu processo de 2 nanômetros, enquanto a Huawei busca avanços com uma combinação diferente de escolhas de fabricação e projeto.

Neil Shah, vice-presidente de pesquisa da Counterpoint Research, apontou o calor, o encapsulamento e o rendimento da produção como os principais desafios da abordagem da Huawei.

"No entanto, esse caminho paralelo para os semicondutores ainda não foi comprovado em escala. Essa abordagem pode impor restrições térmicas rigorosas e complexidades de encapsulamento que podem prejudicar o rendimento da fabricação", disse Shah.

Os números financeiros da Huawei mostram a dimensão de seu investimento. Os gastos com pesquisa e desenvolvimento chegaram a 121,38 bilhões de yuans no primeiro semestre de 2026, alta de 25,2% em relação ao ano anterior e equivalente a 25,9% da receita. O lucro líquido caiu 36%, para 23,81 bilhões de yuans no mesmo período.

A chegada ao mercado de consumo começa pela faixa mais cara. O Mate XT 2, um celular cuja tela se dobra em três partes, foi colocado à venda na China por preços entre 19.999 e 24.999 yuans. A Huawei também afirma que os embarques de dispositivos com chips Kirin superaram 100 milhões desde que voltaram ao mercado, em agosto de 2023, criando uma base considerável para as próximas gerações de processadores.

O que a Huawei planeja para 2027 e 2031

A Huawei planeja reduzir o passo de ligação híbrida de 1,5 micrômetro para 1 micrômetro em 2027. Mantendo o mesmo layout, reduzir o espaçamento nas duas direções permitiria, em teoria, cerca de 2,25 vezes mais posições de conexão por unidade de área. A densidade efetivamente utilizável depende do roteamento, da distribuição de energia e das exigências de fabricação.

A empresa diz que os chips de teste Kirin de 2027 já têm mais de 100 milhões de interconexões verticais, e Xu afirmou que os resultados dos testes estão dentro das expectativas. A Huawei também mencionou a meta de chegar a um passo de ligação de 720 nanômetros em três anos e a possibilidade de futuros projetos com três ou quatro camadas ativas.

Para 2031, a meta oficial da Huawei é alcançar uma densidade de transistores equivalente à de um processo de 14 angstroms, ou 1,4 nanômetro. Densidade descreve quantos transistores cabem em uma área. Um processo de fabricação também determina o comportamento dos transistores, as características de consumo de energia e as exigências de produção; por isso, a meta declarada pela Huawei diz respeito a apenas um aspecto do desempenho dos chips.

Paul Triolo, responsável por tecnologia para a Ásia e as Américas no DGA Group, destacou os desafios que continuam existindo no rendimento da fabricação, no consumo de energia, no calor e no desempenho dos dispositivos. Xu também listou ferramentas de projeto, compensação de variações na fabricação, controle de energia, interconexões entre camadas e métodos de avaliação de desempenho entre as tarefas ainda pendentes.

Por que a ambição vai além dos smartphones

A estrutura Tau da Huawei também abrange software, arquitetura de processadores e grandes sistemas de computação. No nível dos chips, a empresa descreve o projeto conjunto de software e silício para que instruções e dados sejam transferidos com eficiência. No nível dos sistemas, sua abordagem UnifiedBus busca reduzir atrasos de comunicação em grandes conjuntos de equipamentos de computação chamados SuperPoDs.

Mateo Valero, diretor do Barcelona Supercomputing Center, disse que o sucesso depende da coordenação entre aplicativos, software, arquitetura de processadores, memória e transistores.

"O transistor é importante, mas o que importa agora é o comportamento do sistema como um todo", disse Valero.

Isso representa um desafio maior do que lançar um smartphone. Um data center precisa manter muitos processadores abastecidos com dados, além de gerenciar a comunicação, o consumo de eletricidade e o resfriamento. A Huawei descreveu planos de levar o LogicFolding à computação empresarial e lançar um chip de IA Ascend 990 até 2030.

O avanço da Huawei na computação de IA produzida no país também afeta as oportunidades comerciais da Nvidia na China. George Chen, sócio e copresidente da área digital do The Asia Group, disse que a janela para a Nvidia vender chips avançados, como o H200, na China estava se estreitando à medida que alternativas locais se desenvolviam.

Por enquanto, a conquista concreta da Huawei é a implantação comercial, segundo a empresa, de um processador projetado com camadas ativas densamente conectadas. Os próximos marcos são a geração Kirin de 2027, ligações mais densas e evidências sobre o desempenho da arquitetura em cargas de trabalho prolongadas e volumes maiores de produção.

Principais pontos

• A Huawei afirma que os chips Kirin 9050 levam o LogicFolding à produção em massa e aumentam a densidade de transistores em 53,5%.
• Os ganhos divulgados incluem 23% a mais de desempenho da CPU, 40% a mais de desempenho gráfico e 140% a mais de poder de processamento da NPU.
• O projeto usa duas camadas ativas, com pontos de ligação espaçados em 1,5 micrômetro.
• A Huawei diz que seus chips Kirin de 2027 estão em fase de testes e planeja reduzir o passo de ligação para 1 micrômetro.
• A meta da empresa para 2031 é alcançar uma densidade de transistores equivalente à de um processo de 1,4 nanômetro.
• Calor, rendimento da fabricação, ferramentas de projeto e custos de produção continuam sendo desafios centrais de engenharia.