Samsung usará dies de base de 3 nm da TSMC para a NVHBM da Nvidia em meio a mudanças no design da memória para IA

Uma receita de fabricação compartilhada por três fornecedores de memória

A Nvidia pediu à Samsung Electronics, à SK hynix e à Micron que usem o processo de fabricação de 3 nm da TSMC para os dies de base da próxima geração de sua memória personalizada de alta largura de banda, segundo relatos do setor publicados em 18 de outubro de 2026. A divisão Device Solutions da Samsung teria aceitado o pedido após uma análise interna, envolvendo sua rival taiwanesa de fundição em uma etapa da fabricação de memória que a Samsung tradicionalmente realizava por conta própria.

O produto, chamado NVHBM, é baseado na HBM4E, a sétima geração de memória de alta largura de banda. A Nvidia também quer que os fornecedores usem a sexta geração da tecnologia de fabricação de DRAM nos dies de memória, identificada como 1c. O objetivo é fazer com que a memória de diferentes fornecedores tenha um comportamento mais consistente e reduzir o trabalho de engenharia necessário para aprovar os produtos de cada empresa.

A decisão da Samsung ampliaria uma relação já existente com a TSMC, que passaria da compatibilidade de empacotamento para a fabricação de HBM. Quatro anos antes, as empresas trabalharam juntas para garantir que a memória da Samsung pudesse se conectar a processadores gráficos por meio da tecnologia de empacotamento da TSMC. Produzir um chip essencial dentro da pilha de memória leva essa cooperação adiante.

A proposta da Nvidia também muda a função do die de base. A NVHBM transfere o controlador de memória, circuito que direciona o fluxo de dados, do processador principal para a parte inferior da pilha de memória. Isso torna o die de base uma parte mais importante do sistema computacional, em vez de apenas uma conexão entre a memória e o processador.

Para a Samsung, aceitar essa arquitetura significa separar duas decisões que antes eram tomadas em conjunto: quem fabrica a memória que armazena informações e quem produz o chip lógico que gerencia sua conexão com o processador. A Samsung continuaria fornecendo a memória, enquanto a TSMC fabricaria o die de base especificado.

O que muda dentro da pilha de memória?

A HBM empilha vários dies de memória ao lado de um processador potente. Esse design permite que grandes quantidades de dados percorram distâncias curtas, ajudando os aceleradores de IA a manter suas unidades de processamento abastecidas com informações. Um die é uma peça individual de silício que contém circuitos eletrônicos.

Os dies principais armazenam dados. O die de base fica abaixo deles e gerencia as conexões e as funções lógicas. Em uma configuração convencional, o controlador de memória permanece no die do acelerador principal. A NVHBM transfere esse controlador para o die de base, liberando espaço no processador para outros circuitos.

A Nvidia também usa uma interface física personalizada, conhecida como PHY, para conectar os chips. A PHY é o circuito que transmite e recebe sinais elétricos. Descrições técnicas da NVHBM afirmam que ela substitui a interface paralela ampla associada à HBM padrão por uma conexão serializada mais estreita e proprietária, que envia dados por menos conexões em velocidades mais altas.

A escala da interface convencional ajuda a explicar o interesse nessa mudança. A HBM4 tem 32 canais, cada um com 64 bits de largura, totalizando 2.048 bits. Gerenciar essas conexões exige circuitos substanciais e fiação complexa entre os chips. A NVHBM busca reduzir essa carga e simplificar o roteamento no interposer, a camada de conexão sob os chips.

A Nvidia oferece a NVHBM como um componente básico para parceiros de silício personalizado por meio do NVLink Fusion. A HBM padrão continua sendo uma categoria de produto separada. Os parceiros que optarem pela NVHBM usarão o controlador e o design de conexão especificados pela Nvidia em seus próprios sistemas aceleradores.

Por que a Nvidia quer o mesmo processo entre fornecedores

A receita de fabricação proposta pela Nvidia combina o processo lógico de 3 nm da TSMC com processos avançados de DRAM para as camadas de memória. Lógica e DRAM têm funções diferentes e usam métodos de fabricação distintos. A designação de 3 nm identifica uma geração de fabricação lógica, enquanto 1c identifica uma geração de tecnologia DRAM.

Samsung, SK hynix e Micron têm seus próprios designs e métodos de produção. Essas diferenças podem exigir testes adicionais quando um desenvolvedor de aceleradores quer comprar memória de mais de uma empresa. Um processo comum para o die de base oferece aos desenvolvedores um ponto de partida mais consistente.

Validação significa verificar se o processador, a memória e o pacote funcionam juntos na velocidade, no nível de consumo de energia e com a confiabilidade previstos. Repetir esse trabalho para implementações diferentes consome tempo de engenharia. A proposta da Nvidia busca reduzir a quantidade de trabalho de integração separado necessária quando se troca de fornecedor de memória.

A Micron chama sua próxima geração de DRAM de 1-gamma, que é amplamente comparável à geração 1c na terminologia da Samsung e da SK hynix. Assim, uma meta unificada reúne gerações de fabricação que têm nomes diferentes em cada empresa, em vez de tornar idênticos os processos de memória de todos os fornecedores.

A TSMC se tornaria uma parceira de fabricação comum para produtos de memória concorrentes. Esse arranjo poderia simplificar a implementação da Nvidia entre diferentes fornecedores, mas concentraria uma etapa importante da produção em uma única fundição. A avaliação de uma rota alternativa de fabricação pela Samsung reflete a importância prática de garantir dies de base em quantidade suficiente.

Samsung mantém suas próprias fábricas em cena

A Samsung pretende manter seu modelo de fabricação integrada para a HBM padrão. Seus produtos HBM4 e HBM4E usam o processo próprio de 4 nm da empresa para o die de base e o processo 1c para os dies principais. As camadas de memória são fabricadas em suas unidades de Hwaseong e Pyeongtaek, na Coreia do Sul.

A Samsung iniciou a produção em massa de HBM4 no início de 2026, enquanto a HBM4E passava por qualificação para produção em massa na época do relato de outubro. A qualificação é a etapa de testes usada para determinar se um produto está pronto para ser fabricado de forma consistente segundo o padrão exigido.

Também se espera que a HBM personalizada para outros clientes, incluindo a AMD, mantenha a abordagem integrada da Samsung. Portanto, a decisão sobre a NVHBM é específica às exigências da Nvidia, e não uma mudança da empresa como um todo para abandonar a fabricação interna de dies de base.

Espera-se que a divisão de Memória da Samsung lidere o suporte de design e otimização dos dies de base fabricados pela TSMC. Isso mudaria a divisão de responsabilidades dentro da Samsung, onde as áreas System LSI e Foundry tradicionalmente contribuíam para os dies de base produzidos internamente.

A Samsung também está avaliando se sua própria fundição poderia fabricar dies de base para a NVHBM caso a demanda ultrapasse a capacidade da TSMC. A alternativa proposta manteria outra opção de produção, embora a especificação da Nvidia, conforme relatado, esteja atualmente centrada no processo de 3 nm da TSMC.

Micron e SK hynix seguem caminhos diferentes

A mudança da Micron vai além do produto personalizado da Nvidia. A empresa afirma que tanto a NVHBM, desenvolvida com a Nvidia, quanto sua HBM4E padrão usarão dies de base fabricados por uma fundição externa. Espera-se que a TSMC cuide dessa fabricação.

Na HBM4, a Micron combina dies de memória produzidos com seu processo 1-beta com um die de base fabricado internamente. Na HBM4E, as camadas de memória passam para o processo 1-gamma e a produção do die de base sai das fábricas da Micron. Portanto, a empresa está mudando as duas partes principais da pilha: adota um processo de memória mais novo e passa a usar um parceiro externo para a fabricação lógica.

Manish Bhatia, diretor de operações da Micron, espera que a NVHBM alcance preços médios de venda mais altos e margens melhores. Segundo ele, a HBM já é vendida com preço premium, e o trabalho e as funções adicionais envolvidos na personalização agregam valor. Assim, terceirizar o die de base pode coexistir com a expectativa de maior rentabilidade.

A SK hynix já usa o processo lógico de 12 nm da TSMC para os dies de base da HBM4. Relatos do setor indicam que o processo de 3 nm da TSMC está sendo priorizado para a HBM4E e para futuras versões personalizadas de HBM. A mudança levaria uma fabricação lógica mais avançada a um componente que assumirá responsabilidades adicionais.

A SK hynix também apresentou um conceito de HBM personalizada baseado em sua tecnologia Stream DQ no evento GTC da Nvidia, no início do ano. O conceito se concentra em gerenciar e fornecer dados continuamente aos processadores. Nos três fornecedores, a tendência comum é tornar o die de base um participante mais ativo no transporte de dados.

O que significam os números de desempenho da Nvidia

A Nvidia afirma que a NVHBM pode oferecer até 30% mais largura de banda por pilha do que a HBM4E padrão e consumir 15% menos energia de HBM. Largura de banda mede a quantidade de dados que pode ser transferida em determinado período. Mais largura de banda pode ajudar um processador de IA que está aguardando informações da memória.

Em uma comparação simples, se uma pilha de HBM4E padrão transfere 100 unidades de dados em determinado período, o ganho máximo alegado pela Nvidia elevaria esse número para 130 unidades. Se a memória usada na comparação consumir 100 unidades de energia, a redução alegada faria o consumo da HBM cair para 85 unidades. Esses exemplos traduzem as porcentagens, mas não descrevem produtos específicos disponíveis no mercado.

A Nvidia também afirma que a arquitetura libera até 25% da área do die de computação da XPU. XPU é um termo amplo para um processador computacional, incluindo aceleradores de IA personalizados. Afastar os circuitos de memória libera espaço para que os projetistas destinem uma parcela maior do silício a funções de computação.

Outro relato da apresentação da Nvidia informa um aumento de até 30% na capacidade de computação do die principal. Esse número mede os recursos de computação potenciais, enquanto o valor de 25% descreve a área de silício liberada pela mudança arquitetônica. Os projetistas ainda precisam decidir como usar o espaço recuperado.

Segundo a descrição, a PHY personalizada reduz em até 67% a área ocupada pela interface. Uma avaliação técnica chega a essa estimativa com base na redução do número de pinos. As comparações mais amplas da Nvidia sobre largura de banda, consumo de energia e área usam a HBM4E padrão como referência, numa etapa em que essa geração ainda não havia chegado ao mercado.

Em um serviço de IA, a transferência mais rápida de dados pode ajudar a gerar respostas com maior rapidez quando a memória é o fator limitante. O menor consumo de energia da memória pode dar aos projetistas de sistemas mais margem dentro do orçamento de eletricidade. O efeito em um servidor completo depende também do processador, da carga de trabalho, da rede e do resfriamento.

Amazon conecta memória à plataforma mais ampla da Nvidia

A Annapurna Labs, da Amazon, é a primeira parceira anunciada da NVHBM. A empresa de design de chips desenvolve aceleradores Trainium para a Amazon Web Services, dando à Nvidia uma forma de fornecer tecnologia de memória a uma companhia que também produz seus próprios processadores de IA.

Nafea Bshara, vice-presidente da Annapurna Labs, descreveu o objetivo da parceria em comentários que acompanharam o anúncio:

Estamos ansiosos por essa colaboração tecnológica, que beneficiará futuros projetos de infraestrutura da AWS.

A expectativa é que o Trainium 4, da Annapurna, ofereça suporte ao NVLink Fusion. Relatos sobre a implementação da NVHBM situam sua estreia junto com o Trainium 4 ou em uma geração posterior; a geração exata do chip e a data de disponibilidade comercial da implementação da NVHBM pela Amazon ainda não foram definidas publicamente.

O NVLink Fusion dá aos parceiros acesso a tecnologias como NVLink Chiplet, NVLink-C2C, NVLink Switch e sistemas e racks MGX. Elas fornecem conexões e designs de sistemas para integrar processadores personalizados à infraestrutura computacional da Nvidia. A NVHBM acrescenta o subsistema de memória a esse conjunto.

Segundo relatos, a MediaTek adotou o NVLink Fusion cinco dias depois do anúncio da NVHBM e planejava oferecê-lo a seus próprios clientes de XPU. Isso dá à Nvidia outra forma de participar de projetos de aceleradores personalizados, um mercado em que Broadcom e Marvell também competem. A Marvell havia descrito uma abordagem comparável para transferir o controle da memória em dezembro de 2024, o que torna a adoção por clientes e a integração de sistemas partes importantes da concorrência.

Como a mudança se desenvolveu

O desenvolvimento da NVHBM reúne mudanças na arquitetura, nas relações com fornecedores e na adoção por clientes. A sequência ajuda a explicar por que a decisão da Samsung em outubro é importante: primeiro, a Nvidia apresentou o design comum; depois, os fabricantes de memória tiveram de decidir como produzi-lo.

• Dezembro de 2024: a Marvell especificou um conceito comparável, com outro posicionamento das funções de controle da memória.
• Início de 2026: a Samsung começou a produção em massa de HBM4, enquanto a SK hynix apresentou seu conceito de HBM personalizada Stream DQ na GTC.
• 26 de agosto de 2026: a Nvidia anunciou a NVHBM como uma adição ao NVLink Fusion e identificou a Annapurna Labs como sua primeira parceira.
• Cinco dias depois: segundo relatos, a MediaTek adotou o NVLink Fusion e planejava disponibilizá-lo a seus clientes de XPU.
• 18 de outubro de 2026: relatos do setor descreveram o pedido da Nvidia por dies de base de 3 nm da TSMC e a aceitação da Samsung após uma análise interna.

A decisão da Samsung aproxima o plano de fabricação da meta da Nvidia de garantir uma implementação consistente entre fornecedores de memória. Ao mesmo tempo, os investimentos contínuos da Samsung em seus próprios dies de base preservam uma rota diferente para a HBM padrão e para produtos personalizados fornecidos a outros clientes.

Principais pontos

• Segundo relatos, a Nvidia quer que Samsung, SK hynix e Micron usem o processo de 3 nm da TSMC para os dies de base da NVHBM.
• A NVHBM transfere o controlador de memória do processador principal para o die de base da pilha de HBM.
• A Samsung aceitou o pedido, mas pretende manter a fabricação interna para a HBM padrão e outros produtos personalizados.
• A Micron planeja fabricar externamente os dies de base tanto da NVHBM quanto da HBM4E padrão; a SK hynix já trabalha com a TSMC na HBM4.
• A Nvidia afirma que a NVHBM oferece até 30% mais largura de banda e consome 15% menos energia de HBM do que a HBM4E padrão.
• A Annapurna Labs, da Amazon, é a primeira parceira anunciada, enquanto a Samsung avalia sua própria fundição como possível alternativa de produção.