Micron rejeita DRAM 4F² e aposta em ligação de wafers e memória 3D enquanto rivais seguem outro caminho

Micron define um rumo diferente para a próxima década da memória

A Micron Technology continuará desenvolvendo sua estrutura atual de célula DRAM 6F², em vez de adotar o design menor 4F², buscado pela Samsung Electronics, pela SK Hynix e pela chinesa ChangXin Memory Technologies (CXMT). A alternativa da empresa combina novos avanços na DRAM convencional, ligação de wafers e o desenvolvimento futuro de DRAM 3D.

Em seu webinar de tecnologia de 21 de outubro de 2026, a Micron definiu uma data para a próxima grande etapa: produção em volume da DRAM 1-delta em Boise, Idaho, no segundo semestre de 2027. A empresa prevê um aumento na densidade de bits na faixa dos 20% médios em comparação com sua atual geração 1-gamma, o que significa armazenar mais dados na mesma área de chip.

Scott DeBoer, presidente e diretor de tecnologia e produtos da Micron, afirmou que a empresa vê problemas físicos fundamentais na redução adicional da escala do 4F². A apresentação da Micron disse que a companhia estudou essa arquitetura por mais de 20 anos e não encontrou um caminho viável para reduzi-la ainda mais.

Samsung e SK Hynix seguem por outro caminho. Ambas pesquisam estruturas de transistores verticais que permitam viabilizar o 4F² antes de uma futura transição para a DRAM 3D. A CXMT também busca esse design para memória de servidores, enquanto enfrenta restrições de acesso a equipamentos avançados de fabricação de chips.

A disputa depende de uma questão prática: qual abordagem pode oferecer memória mais confiável a um custo menor? A Micron aposta que prolongar o uso de um design de célula conhecido, mudando a forma como os chips são fabricados e conectados, atenderá melhor aos clientes do que migrar para o 4F².

Por que uma célula menor gera uma disputa maior

A DRAM é a memória de trabalho que armazena as informações de que um computador precisa acessar rapidamente. Cada célula de memória convencional armazena um bit de dados usando um transistor, que funciona como uma chave, e um capacitor, que mantém uma carga elétrica.

As designações 6F² e 4F² descrevem a área ocupada por uma célula em relação a uma dimensão de fabricação chamada F. Mantendo o mesmo F, passar de seis unidades de área para quatro reduziria em um terço a área nominal da célula. Em um layout ideal, isso permitiria acomodar 50% mais células na mesma área, pois seis dividido por quatro é igual a 1,5.

A objeção da Micron se concentra no capacitor. Mesmo quando um transistor fica na vertical para ocupar menos espaço, os capacitores acima dele ainda precisam de espaço suficiente para permanecer estáveis, reter carga e evitar interferência entre si. DeBoer afirmou que o espaçamento entre capacitores é o limite fundamental para a densidade de bits da DRAM.

DeBoer explicou o raciocínio da Micron durante a sessão de perguntas e respostas:

Há problemas fundamentais na redução da escala do 4F², que acabarão levando à adoção da DRAM 3D em vez do 4F².

A fabricação impõe outras limitações. Estruturas mais altas e estreitas são mais difíceis de formar de maneira consistente, enquanto conexões elétricas mais finas podem apresentar maior resistência e desacelerar a transmissão de sinais. O benefício comercial depende de quantos bits funcionais são produzidos em um wafer depois que essas dificuldades são superadas.

O que a Micron planeja fabricar e quando

A Micron afirma que sua tecnologia 1-gamma já está em produção em alto volume e servirá de base para produtos lançados nos próximos 12 meses. Sua geração seguinte, a 1-delta, foi projetada para dar suporte a produtos como HBM5, HBM vertical e memória para inferência de IA próxima ao dispositivo que a utiliza.

A geração seguinte, 1-epsilon, introduzirá a ligação de wafers no roteiro de DRAM. Esse processo permite unir wafers fabricados separadamente, dando aos engenheiros mais liberdade para construir células de memória e seus circuitos de suporte usando diferentes etapas de fabricação.

A Micron também aponta a litografia EUV de alta NA e novos materiais como ferramentas para gerações futuras. A EUV de alta NA usa um sistema óptico avançado para imprimir padrões mais finos nos chips. Paralelamente, o roteiro inclui duas etapas de desenvolvimento da DRAM 3D, denominadas 3D1 e 3D2.

• 21 de outubro de 2026: a Micron detalha sua decisão de prolongar o uso do 6F² e desenvolver a ligação de wafers e a DRAM 3D.
• Segundo semestre de 2027: a Micron prevê iniciar a produção em volume da DRAM 1-delta em Boise.
• Segundo semestre de 2027: também está previsto o início da expansão da produção da NAND de geração 11.
• Gerações futuras de DRAM: a 1-epsilon introduz a ligação de wafers, seguida pelo trabalho em litografia avançada, novos materiais e DRAM 3D.
• De 2027 a 2030: o roteiro de HBM da Micron avança por HBM4E, HBM5, HBM5E e HBM6 em anos sucessivos.

A Micron não definiu uma data comercial para o lançamento da DRAM 3D. DeBoer afirmou que a transição dependerá do custo, da complexidade de fabricação e do desempenho dos dispositivos, e demonstrou confiança em várias gerações adicionais de desenvolvimento da DRAM planar convencional.

Samsung e SK Hynix apostam em transistores verticais

A abordagem da Samsung combina transistores de canal vertical, ligação de wafers e pesquisas sobre um semicondutor de óxido chamado óxido de índio, gálio e zinco, ou IGZO. A empresa pesquisa o 4F² avançado há cerca de cinco anos.

O IGZO está sendo estudado para reduzir a corrente de fuga, o escape indesejado de carga elétrica. A fuga é importante porque uma célula DRAM precisa manter sua carga por tempo suficiente para que o computador a leia com confiabilidade. O conceito de ligação da Samsung separa o wafer que contém as células de memória daquele que contém os circuitos de suporte e, depois, une os dois.

A SK Hynix divulgou pesquisas que combinam uma plataforma de porta vertical 4F² com ligação de wafers. Sua estratégia usa essa arquitetura para buscar maior densidade e menor consumo de energia, enquanto prepara o desenvolvimento da DRAM 3D no longo prazo.

Projeções do setor apontam para uma possível produção coreana de 4F² por volta de 2027 a 2028, embora estimativas mais cautelosas indiquem que os fornecedores estabelecidos só devem alcançar uma produção relevante no fim de 2028 ou depois. Essas projeções dependem do desenvolvimento, da qualificação pelos clientes e do rendimento da produção, isto é, da proporção de chips fabricados que funcionam corretamente.

Assim, a ligação de wafers é uma ferramenta comum a estratégias concorrentes. Samsung e SK Hynix pretendem usá-la para ajudar a viabilizar o 4F². A Micron planeja empregá-la enquanto mantém o 6F². A divergência diz respeito à arquitetura das células e à sequência do desenvolvimento, não à relevância da ligação de wafers.

CXMT busca um caminho para contornar restrições a equipamentos

O interesse da CXMT no 4F² tem outro motivo: as restrições de acesso a equipamentos de litografia ultravioleta extrema. A empresa busca uma mudança estrutural que possa aumentar a densidade usando ferramentas mais antigas de litografia com fluoreto de argônio.

A abordagem proposta combina estruturas de porta vertical com ligação híbrida de wafers de 12 polegadas de diâmetro. As matrizes de memória e os circuitos lógicos periféricos são fabricados separadamente e depois conectados. Estimativas associadas à abordagem indicam um possível aumento de 30% a 50% na densidade de armazenamento.

A CXMT pretende lançar módulos de memória registrada DDR5, conhecidos como RDIMMs, para servidores. A meta anunciada é apresentar um produto antes do fim de 2026, com a qualificação pelos clientes também prevista para este ano. O rendimento da produção, o volume de remessas e o cronograma para ampliar a produção comercial não foram divulgados.

Isso deixa várias etapas entre o anúncio e um aumento expressivo da oferta no mercado. Os clientes de servidores precisam qualificar a memória, e a CXMT precisa fabricá-la de maneira consistente, a um custo que permita ampliar as remessas.

O Goldman Sachs prevê que a capacidade mensal de produção de wafers DRAM da CXMT aumentará de 290 mil no fim de 2026 para 513 mil no fim de 2028. Isso representa um aumento de 223 mil wafers, ou cerca de 77%. O banco também estima que, até 2028, a CXMT poderá atender a cerca de 50% da demanda por DRAM e 40% da demanda por HBM na China.

A HBM exige mais do que a fabricação das células de memória. Ela também requer encapsulamento avançado, conexões confiáveis entre os chips empilhados e uma matriz lógica de base capaz. O acesso aos equipamentos e processos de fabricação necessários ajudará a determinar a rapidez com que a CXMT poderá crescer em diferentes mercados de memória.

HBM vertical coloca a memória diretamente sobre o processador

A proposta de HBM vertical da Micron muda a posição da memória em um sistema de IA. A HBM convencional já empilha vários chips DRAM, mas essa pilha normalmente fica ao lado do processador, sobre um interposer, uma plataforma de conexão que transmite sinais entre os componentes.

A HBM vertical coloca a memória diretamente sobre o processador. A Micron planeja usar ligação híbrida, que une contatos muito próximos entre si, para criar conexões mais curtas e densas entre a memória e o hardware de computação.

O principal objetivo é ampliar a largura de banda, ou seja, a quantidade de dados transferidos por segundo. Processadores de IA movimentam repetidamente grandes volumes de informação entre a memória e os circuitos de computação. Conexões mais rápidas podem ajudar o processador a passar mais tempo calculando e menos tempo esperando dados.

O calor torna o design difícil. Um processador potente gera muito calor, e a memória instalada acima dele precisa funcionar de maneira confiável nesse ambiente. DeBoer afirmou que a largura de banda é o principal motivo para desenvolver a HBM vertical, enquanto a capacidade da memória avançará em um ritmo diferente devido às limitações térmicas.

A Micron está desenvolvendo soluções de gerenciamento térmico, incluindo dissipadores de calor sobre as partes mais quentes de uma matriz de base HBM. Também trabalha na memória vertical para inferência na borda, ou vEIM, com uma meta inicial de largura de banda de cerca de 2 terabytes por segundo por módulo. Inferência na borda significa executar um modelo de IA perto do local em que os dados são coletados ou usados.

Os planos da Micron abrangem diferentes tipos de construção vertical: ligação de wafers, empilhamento de chips de memória sobre um processador e, futuramente, estruturas de células DRAM 3D. Cada abordagem resolve uma parte diferente do desafio de acomodar mais memória e conexões mais rápidas em um espaço limitado.

Avanços anuais em HBM enfrentam oferta restrita

O roteiro de produtos da Micron prevê HBM4 em 2026, HBM4E em 2027, HBM5 em 2028, HBM5E em 2029 e HBM6 em 2030. O cronograma apresenta a progressão anual de produtos planejada pela empresa, com produtos padrão e personalizados desenvolvidos em paralelo às novas propostas de designs verticais.

A Micron afirma que sua HBM4 atual já está em produção em alto volume. Uma pilha com 12 matrizes de memória oferece capacidade de 36 gigabytes e largura de banda superior a 2,8 terabytes por segundo, com velocidades acima de 11 gigabits por segundo em cada pino.

A empresa afirma que a eficiência energética é mais de 20% superior à da HBM3E. Também está testando uma versão com 16 matrizes de memória e capacidade de 48 gigabytes. A expectativa é que os produtos personalizados incluam funções de memória e lógica específicas dos clientes na matriz de base, enquanto os produtos padrão continuarão no portfólio.

A Micron afirma que toda a sua oferta de HBM para 2026 já foi vendida. O diretor-presidente Sanjay Mehrotra espera que a oferta continue abaixo da demanda em 2027 e 2028, enquanto a capacidade adicional de encapsulamento em Singapura deve contribuir no primeiro semestre de 2027.

Essas restrições de oferta são importantes para clientes que planejam sistemas de IA. Mais largura de banda de memória pode melhorar o desempenho do sistema, mas os clientes também precisam de entregas previsíveis, consumo de energia administrável e capacidade suficiente para suas cargas de trabalho. A Micron busca atender a esses requisitos em conjunto, desenvolvendo produtos mais próximos de seus clientes.

O mesmo roteiro chega a celulares, servidores e armazenamento

Os planos da Micron vão além da HBM. A empresa prevê que a LPDDR6 terá eficiência energética cerca de 35% melhor que a LPDDR5, com melhorias maiores em algumas capacidades. A memória LPDDR é usada em dispositivos móveis e também desperta o interesse de centros de dados por suas características de consumo de energia.

A DDR6 deverá oferecer cerca do dobro da largura de banda da DDR5. A Micron também planeja um RDIMM para servidores com capacidade de 1 terabyte, após ter apresentado recentemente um módulo de 512 gigabytes. Módulos maiores permitem que os servidores mantenham mais informações na memória de trabalho.

Para a memória flash NAND, que retém os dados armazenados quando a energia é desligada, a Micron prevê iniciar a expansão da produção da geração 11 no segundo semestre de 2027. O design usa ligação de wafers e mais de 400 camadas. A Micron afirma que ele mais que dobrará a densidade de bits em relação à geração 9, terá como meta uma velocidade de entrada e saída 1,5 vez maior e reduzirá em mais de 25% a energia de transferência de dados por bit.

A concorrência chinesa também cresce no mercado de NAND. Dados da Omdia indicam que a Yangtze Memory Technologies detinha 14,2% do mercado global de NAND no segundo trimestre, contra 28,1% da Samsung. Dentro da China, a participação da YMTC era de 38,7%, acima dos 33,4% da Samsung. A NAND usa empilhamento vertical de células há anos, enquanto a DRAM enfrenta uma transição mais difícil por causa do design de suas células.

Chips funcionais e custos de produção decidirão a disputa

A escolha da Micron direciona os esforços de engenharia para prolongar o uso do 6F², aprimorar a ligação de wafers e preparar estruturas 3D. Samsung, SK Hynix e CXMT concentram esforços em fazer uma arquitetura de células menor funcionar com confiabilidade. As duas estratégias envolvem riscos de fabricação.

Para o 4F², os desafios incluem o espaçamento entre capacitores, a corrente de fuga, as conexões elétricas estreitas e o controle da carga dentro de transistores verticais. A ligação de wafers exige alinhamento extremamente preciso. O retorno financeiro depende de produzir memória funcional em quantidade suficiente para compensar as etapas adicionais do processo e os custos de desenvolvimento.

Os fornecedores de equipamentos enfrentam requisitos em transformação em qualquer uma das estratégias. A deposição de camada atômica aplica revestimentos extremamente finos às estruturas, enquanto a gravação remove material para formar características estreitas e profundas. Ambos os processos se tornam importantes à medida que as estruturas de memória ficam mais altas e complexas.

Os investidores reagiram fortemente à perspectiva de oferta restrita e à futura expansão chinesa. Em 16 de outubro, as ações da Micron caíram mais de 3% e as da SK Hynix, mais de 5%, em meio a preocupações com os avanços da CXMT. Mais tarde, em 21 de outubro, Samsung e SK Hynix subiram cerca de 6% nas negociações sul-coreanas, ilustrando a rapidez com que as expectativas mudaram.

Para os clientes, a preocupação mais imediata é quanta memória estará disponível para seus produtos. O analista da KeyBanc John Vinh prevê que o deslocamento de capacidade para centros de dados poderá reduzir em 20% a 30% a oferta de memória para computadores e smartphones em 2027. Suas projeções de preços incluem aumentos de 15% a 20% na DRAM no quarto trimestre de 2026 e de cerca de 20% na NAND.

Os próximos marcos concretos são o lançamento planejado pela CXMT de memória para servidores antes do fim de 2026, a contribuição da capacidade adicional de encapsulamento da Micron no início de 2027 e a expansão da produção da 1-delta e da NAND de geração 11 no segundo semestre de 2027. A qualificação pelos clientes, a produção de chips funcionais e os custos de fabricação mostrarão como os planos concorrentes se transformarão em produtos.

Principais pontos

• A Micron rejeitou a DRAM 4F² e optou por prolongar o uso do 6F², acrescentar a ligação de wafers e desenvolver a DRAM 3D.
• A produção em volume da DRAM 1-delta está prevista para começar em Boise no segundo semestre de 2027, com aumento de densidade na faixa dos 20% médios.
• Samsung e SK Hynix pesquisam estruturas de transistores verticais 4F², além de trabalhar com ligação de wafers e, no longo prazo, DRAM 3D.
• A CXMT pretende lançar memória 4F² para servidores antes do fim de 2026; a escala de produção não foi divulgada.
• A HBM vertical colocaria a memória diretamente sobre os processadores para ampliar a largura de banda, com o gerenciamento térmico como desafio central.
• A Micron planeja lançar novas gerações de HBM até 2030 e espera que a oferta de memória continue restrita em 2027 e 2028.