TSMC prevê iniciar produção com High-NA EUV em 2030, apostando em maturidade e custos menores

Início em 2030, seguido por uma transição para máscaras maiores

A TSMC planeja começar a usar a tecnologia de litografia High-NA EUV da ASML na produção em massa de chips avançados em 2030. A empresa optou por esperar até que a tecnologia esteja mais madura para a fabricação e os custos sejam mais adequados, enquanto a Intel ganha experiência com o equipamento. O presidente do conselho e CEO, C.C. Wei, afirma que começar mais tarde não colocará a fabricante taiwanesa de chips em desvantagem competitiva.

O cronograma tem duas etapas. Inicialmente, a TSMC usará fotomáscaras existentes de 6 polegadas, que contêm os padrões de circuitos transferidos para as lâminas de silício. Uma iniciativa conjunta do setor com a ASML prevê uma linha piloto para máscaras maiores, de 12 polegadas, até 2031, seguida por sistemas de litografia prontos para dar suporte à produção de chips avançados até 2033.

A ASML e a TSMC detalharam esses marcos em seu anúncio conjunto de tecnologia de 8 de setembro de 2026. As empresas disseram que formaram a iniciativa um dia antes, às vésperas da conferência SPIE BACUS, em Monterey, na Califórnia. Os objetivos declarados são aumentar a produtividade das fábricas, reduzir os custos de fabricação de chips e diminuir as limitações na impressão de grandes padrões de circuitos.

Wei reafirmou o plano de adoção para 2030 durante a conversa com investidores sobre o terceiro trimestre da TSMC. Sua posição vincula a compra e o uso de uma ferramenta nova e poderosa às exigências práticas de produzir chips com confiabilidade e a um preço que os clientes possam pagar.

Por que a TSMC espera a tecnologia amadurecer para a fabricação

Wei descreveu três requisitos para introduzir novos equipamentos na produção em massa: capacidade técnica, custo razoável e maturidade. Ele deu maior peso à maturidade, ou seja, o equipamento e os processos de fabricação associados precisam estar prontos para uso confiável em grandes volumes de produção.

A TSMC espera que a High-NA EUV atenda a essas condições de forma mais adequada em 2030. A empresa está aprimorando a eficiência da produção e trabalhando em estreita colaboração com a ASML, enquanto continua a desenvolver processos avançados usando sua tecnologia de litografia atual.

Já foi estimado que as máquinas de exposição High-NA custem cerca de US$ 400 milhões cada. A esse preço, a decisão de negócio vai além do tamanho do padrão que o equipamento consegue imprimir. A TSMC também precisa considerar quantas lâminas consegue processar, com que consistência a máquina opera e quantos chips aproveitáveis resultam da produção.

Para o cliente, um chip aproveitável importa mais do que uma etapa de exposição concluída com sucesso. Uma máquina mais cara ainda pode fazer sentido economicamente se eliminar outras etapas de fabricação ou aumentar a produção. O cronograma de Wei se baseia na expectativa de que as condições técnicas e financeiras combinadas sejam adequadas às necessidades de produção da TSMC até 2030.

O que a High-NA muda dentro de uma fábrica de chips

A litografia usa luz para transferir padrões de circuitos para uma lâmina de silício revestida. As fabricantes de chips repetem essa e outras etapas de fabricação para construir as diversas camadas que fazem um processador funcionar. EUV significa ultravioleta extremo, o tipo de luz usado para criar padrões excepcionalmente finos.

A High-NA aprimora o sistema óptico. A abertura numérica, abreviada como NA, descreve a capacidade do sistema de captar luz e resolver detalhes finos. Os sistemas EUV atuais têm NA de 0,33; a High-NA eleva esse valor para 0,55.

A resolução mínima informada melhora de cerca de 13 nanômetros para 8 nanômetros em uma única exposição. Isso representa uma redução de aproximadamente 38% na menor dimensão resolvida, calculada a partir desses dois valores. Para alguns padrões, a resolução mais fina poderia substituir duas ou mais exposições por uma, reduzindo etapas de fabricação, tempo de produção e possibilidades de defeitos.

A mudança óptica também cria uma limitação: com as máscaras atuais, a High-NA expõe uma área cerca de metade do tamanho de um campo de exposição EUV convencional. Por isso, um padrão grande de chip pode exigir exposições separadas, unidas por um processo chamado stitching. Isso torna o tamanho da máscara uma parte importante da transição, sobretudo para processadores grandes usados em inteligência artificial.

Por que as fotomáscaras maiores são importantes

A TSMC e a ASML planejam passar do formato atual de máscaras, de aproximadamente 6 por 6 polegadas, para um formato maior, descrito como máscaras de 12 polegadas, de aproximadamente 6 por 12 polegadas. Essas medidas se referem às máscaras com padrões usadas pelos equipamentos de litografia. As lâminas de silício são discos separados nos quais os chips são fabricados.

As empresas esperam que as máscaras maiores aumentem a produtividade dos scanners, reduzam os custos de fabricação de chips e eliminem as limitações de stitching. Scanner é a máquina de litografia que projeta o padrão da máscara sobre a lâmina. Sua produtividade afeta o volume de trabalho de fabricação que uma fábrica consegue realizar com equipamentos caros.

O presidente e CEO da ASML, Christophe Fouquet, explicou a sequência planejada no anúncio conjunto:

Esperamos que a adoção da High-NA EUV avance progressivamente de acordo com o roteiro de redução de escala dos dispositivos, primeiro com as máscaras atuais de 6 polegadas e, depois, com o apoio de máscaras de 12 polegadas, que aumentam a produtividade dos scanners e permitem que o setor atenda à demanda por chips menores, mais rápidos e mais eficientes em termos de energia.

A transição exige mudanças que vão além do scanner. A produção de máscaras, as ferramentas de escrita, os equipamentos de manuseio e os softwares de projeto precisam ser compatíveis com o formato maior. O plano inicial de produção da TSMC para 2030 usa o tamanho de máscara já estabelecido, e o formato maior virá depois, quando os sistemas de suporte estiverem prontos.

Os marcos até 2033

O cronograma da TSMC separa o primeiro uso da High-NA na produção em massa da introdução posterior de máscaras maiores. O anúncio conjunto apresenta três metas de fabricação, enquanto o roteiro de processos da empresa prevê várias gerações de chips antes delas.

• 2025: O processo N2 da TSMC entrou em produção em massa no quarto trimestre.
• 2027: A produção experimental do A14 deve começar.
• 2028: A produção em massa do A14 está programada para começar.
• 2029: A expectativa é que o A13 e o A12 cheguem à produção em massa usando a tecnologia EUV atual.
• 2030: A TSMC pretende iniciar a produção em massa com High-NA EUV para nós avançados, usando as máscaras atuais de 6 polegadas.
• 2031: A iniciativa da ASML e da TSMC prevê uma linha piloto para fotomáscaras de 12 polegadas.
• 2033: A iniciativa prevê que os sistemas de litografia estejam prontos para a produção de chips avançados usando as máscaras maiores.

O anúncio de setembro apresenta as datas de 2031 e 2033 como metas. Uma linha piloto permite que as empresas desenvolvam e aperfeiçoem um método de fabricação antes de ampliar a produção. Para que o sistema esteja totalmente pronto, o equipamento e os processos de suporte precisam funcionar em conjunto.

A TSMC não divulgou qual será o primeiro nó de processo a usar High-NA em 2030, quantas máquinas planeja instalar nem a economia de custos esperada. O A10 e o A11 têm sido apontados em especulações como possíveis candidatos, enquanto o desenvolvimento do A10 já apareceu na área de pesquisa da TSMC. No anúncio oficial de adoção, a empresa não revelou o primeiro nó.

Intel e Samsung estão avançando antes

A Intel montou seu primeiro sistema comercial de High-NA EUV no Oregon em 2024 e, depois, começou a usar a tecnologia em camadas específicas de produção. A Intel e a ASML descreveram aplicações envolvendo o Intel 18A e alguns processadores Panther Lake vendidos com o nome Core Ultra Série 3.

Em setembro de 2026, a Intel e a ASML disseram que mais de 1 milhão de lâminas haviam sido processadas com equipamentos High-NA. O total inclui validação de equipamentos, testes, pesquisa e produção de algumas camadas de produtos específicos. A Intel afirmou que camadas selecionadas do 18A produzidas com High-NA alcançaram desempenho igual ou superior ao obtido com a EUV atual de NA 0,33.

A Samsung também anunciou planos de introduzir a High-NA EUV na produção em massa de DRAM até 2028. DRAM é uma memória que armazena informações temporariamente enquanto um computador ou outro dispositivo está em funcionamento. A Samsung espera que uma litografia mais fina simplifique etapas da fabricação de memória e melhore a eficiência.

As empresas, portanto, estão seguindo cronogramas e aplicações diferentes. A Intel está adquirindo experiência operacional em camadas selecionadas de chips lógicos, a Samsung mira a memória e a TSMC está ampliando sua estratégia atual de equipamentos antes de iniciar a produção com High-NA em 2030. As três empresas foram apontadas como participantes da transição para máscaras maiores.

A demanda por A14 cresce antes da chegada da High-NA

Os planos de processo da TSMC para o curto prazo avançam em outro cronograma. Wei disse que a empresa está conversando com mais clientes sobre o A14 do que conversou sobre o N2 e espera que o A14 se torne um nó maior. Um nó é uma geração de tecnologia de fabricação, com suas próprias regras de projeto, características de desempenho e processos de produção.

O início previsto da produção do A14 em 2028 ocorre dois anos antes da introdução planejada da High-NA pela TSMC. O A13, descrito como um aperfeiçoamento do A14, deve oferecer densidade de transistores cerca de 6% maior. O A12 leva a tecnologia de alimentação traseira Super Power Rail da TSMC à plataforma A14.

A distribuição de energia pela parte traseira encaminha a eletricidade pela parte de trás do chip, liberando espaço em outras áreas para as conexões de sinal. Wei disse que a adoção depende das necessidades de cada produto: alguns aceleradores de IA podem usar a tecnologia, enquanto produtos para smartphones talvez não.

Wei também disse que a TSMC está se preparando para aumentar ao mesmo tempo a produção de chips pequenos para smartphones e de aceleradores de IA muito maiores. Ele descreveu como razoável a curva de aprendizado da fabricação e afirmou que os clientes estão satisfeitos. Para os clientes, a escolha imediata envolve os processos e recursos mais adequados a seus produtos; a High-NA será acrescentada ao conjunto de ferramentas de fabricação mais adiante.

O empacotamento se expande junto com circuitos mais finos

A TSMC também está desenvolvendo encapsulamentos avançados maiores, que conectam vários chips e componentes de memória. Wei disse que a empresa consegue produzir em massa produtos com cinco vezes o tamanho do retículo, com rendimentos elevados, e está desenvolvendo encapsulamentos com nove vezes e, futuramente, 14 vezes esse tamanho.

Um retículo é uma máscara que contém um padrão de circuito. Em discussões sobre empacotamento, os múltiplos do tamanho do retículo descrevem a escala do encapsulamento montado em relação a um campo de litografia padrão. O empacotamento conecta componentes em um sistema funcional, enquanto a litografia cria padrões durante a fabricação dos chips.

Wei disse que o CoWoS continua sendo a opção de empacotamento preferida dos clientes. A TSMC também está desenvolvendo o CoPoS, uma abordagem de empacotamento que usa painéis, para reduzir custos no futuro. Encapsulamentos maiores são importantes para sistemas de IA porque permitem conectar chips de processamento e memória de forma próxima em um único conjunto.

O anúncio oficial da High-NA relaciona a demanda futura pelo equipamento a arquiteturas de transistores cada vez mais complexas, usadas em aplicações de IA. A TSMC espera que aumente o número de camadas que exigem High-NA EUV à medida que suas gerações de processos avançam. Seu plano combina, portanto, a fabricação de chips mais finos com um empacotamento maior e mais avançado.

Capacidade e investimentos acompanham as necessidades dos clientes

O planejamento de capacidade da TSMC inclui clientes que projetam chips e empresas que operam suas próprias fábricas. Wei disse que a empresa trata os dois grupos da mesma forma e leva em conta a capacidade de fabricação interna de um cliente ao decidir quanto suporte de produção oferecer.

Wei também disse que, em geral, a TSMC proíbe clientes de revender ou leiloar suas alocações de capacidade. Acordos excepcionais envolvendo licenciamento de máscaras abrangem quantidades muito pequenas de lâminas. Essa política dá à TSMC um papel mais direto na decisão de como sua capacidade de fabricação atende aos produtos dos clientes.

O diretor financeiro Wendell Huang disse que os investimentos em capital entre 2026 e 2028 devem ser substancialmente superiores aos dos três anos anteriores, embora ainda fosse cedo para apresentar números detalhados para 2027 e os anos seguintes. Ele afirmou que os custos de equipamentos, materiais e mão de obra estão subindo, e que a demanda de longo prazo dos clientes continua sendo o principal fator por trás dos investimentos.

A TSMC também espera que a expansão de fábricas no exterior reduza a margem bruta em 3 a 4 pontos percentuais na parte final de seu período de planejamento de cinco anos. Essas pressões de gastos ajudam a explicar por que a eficiência da produção tem tanto peso na decisão sobre a High-NA. Uma máquina que custa cerca de US$ 400 milhões precisa se encaixar em um plano muito maior, que envolve a produção da fábrica, a demanda dos clientes e a rentabilidade.

Wei descreveu o objetivo da colaboração no anúncio conjunto:

Sempre acreditamos que, quando o setor trabalha em conjunto para resolver problemas complexos, abrimos possibilidades que nenhuma empresa conseguiria alcançar sozinha,

O compromisso da TSMC é iniciar a produção com High-NA em 2030 e, depois, obter ganhos adicionais de produtividade com máscaras maiores, à medida que o setor conclui a próxima etapa do desenvolvimento. Os clientes verão os resultados nos processos de fabricação, na capacidade disponível e nos custos associados a seus futuros chips.

Principais pontos

• A TSMC pretende iniciar a produção em massa com High-NA EUV para nós avançados em 2030.
• Wei afirma que a maturidade técnica e um custo razoável orientam o cronograma e que a adoção posterior não causará desvantagem competitiva.
• A produção inicial usará as máscaras atuais de 6 polegadas.
• A TSMC e a ASML preveem uma linha piloto para máscaras maiores até 2031 e sistemas de produção de suporte prontos até 2033.
• A Intel usou High-NA em camadas específicas de produção; a Samsung prevê iniciar a produção de DRAM até 2028.
• A produção em massa do A14 está programada para começar em 2028, antes da introdução da High-NA pela TSMC.
• A TSMC ainda não anunciou seu primeiro nó de processo com High-NA nem divulgou a quantidade de equipamentos e a economia projetada.